等芯片一直突破1nm之后，之后的出路在哪，会往更小发展吗？

大v · 发表于 2025-2-27 09:16

登陆有奖并可浏览互动！

您需要登录才可以下载或查看，没有账号？立即注册

×

等芯片一直突破1nm之后，之后的出路在哪，会往更小发展吗？
原文地址：https://www.zhihu.com/question/414297578

清风寡欲 · 发表于 2025-2-27 09:16

更一下，不知道这是用什么姿势做到0.6nm的，三个原子这种势垒能hold住吗？希望能成，有高成品率！
https://zhuanlan.zhihu.com/p/348882286
<hr/>突破不了，我觉得5nm 就是极限了。在这个微尺度下，硅原子算上原子之间的缝隙，大概能排列5~8个吧。世界并不是完美的，很有可能在某些地方产生原子的缺失，导致芯片失效报废。一个你无论输入1还是0 都返回1的逻辑门，你敢用么？
什么2nm 的芯片，这种我都不敢想。到了那个量级可能芯片的废品率会上升一个数量级，搞不好会得不偿失。量子隧穿效应了解一下：
量子隧穿效应_360百科制程小到那个份上，势垒很容易就穿了。
说一点儿感想：
最近『硬脱钩、制裁』的背景下渲染的我国集成电路好像就卡在光刻机上了一样。其实不是的，我国的集成电路制造不仅仅是光刻机掐脖子，后续的芯片封装也是不怎么过关的。别以为光刻机搞定了，芯片产业就彻底突破了。这种想法要不得。
其实呢，我国的芯片被掐脖子没有那么严重。既没有影响国家安全，也没有影响装备制造。我国的战略导弹、高精尖武器、高铁的IGBT芯片超级计算机芯片(神威26010)都可以国产。这些芯片的制程还都在几十nm 级别。这些芯片的制造没有受到影响。
芯片的性能(集成的晶体管数量)、功耗、制程(与芯片大小成反比)彼此相互联系。芯片性能一定的情况下，制程越小，功耗越低；功耗一定的情况下，制程越小，性能越高(集成的晶体管数量)；制程一定的情况下，性能越高，功耗越大。没有更小制程的芯片，无非就是发热量大一点，慢一点。那些130nm、65nm 制程的芯片，我国能够自产，虽然封装水平不高吧。
可是大家想想，5年前的手机耽误你发短信、打电话、淘宝购物了吗？对制程的需求更多的是吃鸡、王者荣耀、美颜直播一类创造的。
整体来说，我国芯片产业在全球也是处于前列的，即使是美国也没实现完成产业链(ASML是荷兰公司)。我们和美国、日本等可能还有差距，但是这并不丢人也没什么可以检讨的。毕竟2020年中国才整体脱贫，大量的经费用于保障民生创造就业这都是比芯片产业更着急的事情。
至于为什么美国人颁布的行政命令，就有那么多国际上的公司必须遵守，这才是值得反思的问题。如何正确输出我国的政治、经济影响力才是当务之急。否则即使是光刻机问题解决了，抖音这样的企业出海谁来罩着？
我们这些小白啊，瞎操心瞎着急，这在光刻机和印度边界两个问题上尤为明显！你着急说7nm光刻机为什么不能造？那玩意儿就能国产啦？你说印度欺人太甚，解放军就能出兵啦？这都不是我们小白操心的事儿。多干活儿拉高GDP、少给国家添乱才是力所能及的事情。

继续前进 · 发表于 2025-2-27 09:17

新的摩尔定律:每24个月不相信摩尔定律的人增加一倍。
我自创的摩尔定律:每增加一条专业术语，不想往下看的人增加一倍。
不想看的直接拉到文章倒数第三段看结论吧。字体加粗了。
我看到很多回答在纠结Si原子有多大，5nm能放下几个Si原子。事实上，5nm制程的芯片Fin(材料是Si或SiGe)最顶上的尺寸就有5.5nm左右，3nm制程的芯片Fin最顶上的尺寸有4.5nm左右。决定几纳米制程的并不是X方向的Fin尺寸，而是与之垂直的Y方向的Dummy Poly的尺寸，因为这个方向才是Source/Drain夹着的方向，Source和Drain的距离是看这个方向。为什么叫Dummy Poly是因为它在以后的工艺中不存在，要被掏掉填HKMG与导线Tungsten的。Dummy Poly底部的尺寸决定了能填多少HKMG，HKMG这几站工艺对电性影响很大，也因此Dummy Poly底部的尺寸跟电性有极强的关系。这个尺寸要是太小可能导致HKMG把Gate塞满，导线Tungsten填不进去，这才是未来制程的瓶颈，而不是大家所说的量子效应(还没到那一步)。因此制程越小的时候，就越需要改变HKMG材料，把HKMG改薄让导线塞进去的同时还要保证电性的调控(HKMG的材料/厚度是可以用来调VT的)。N5的Dummy Poly尺寸大约是Poly Pitch的1/3不到，也就是15nm左右。
因此对于光刻机来讲，它首先最重要的贡献就是做出X方向的Fin结构与Y方向的Dummy Poly结构。
以下是某公众号提供的N22 FinFET的process flow，感兴趣的可以看一下:
https://mp.weixin.qq.com/s/3nbicNT8KRb0Y38ARY3KFg
站点18就是形成了Dummy Poly (这时候还是amorphous silicon)
https://mp.weixin.qq.com/s/-IjG6XIPQdhTAb5qc0Dc4g
从站点26开始就是在Fin上Etch做Source和Drain
https://mp.weixin.qq.com/s/YqX_-Kn_KcA-vYAI9zZYtg
这一部分讲Dummy Poly掏掉后长HKMG，注意PMOS与NMOS的HKMG材料是不一样的，一个是HK/TiN/TaN/TiN/TiAl，一个是HK/TiN/TaN/TiAl。

以下为原答案
利益相关，匿了。
我应该是知乎上少数见过T家N5，N3制程的人。
我来给大家澄清一个误区，所谓的5nm芯片到底如何定义的:
什么是5nm制程的芯片？
目前5nm制程的芯片有台积电已经量产的FinFET。查阅台积电的road map可知5nm FinFET的X方向的Fin周期(Fin Pitch)大概在28nm左右，Y方向的Gate Pitch(Poly Pitch)大概在51nm左右。7nm FinFET的Fin Pitch大概在30nm左右，Poly Pitch大概在60nm左右。以此来推，3nm FinFET的Fin Pitch大概在26nm左右，Poly Pitch大概在45nm左右。用波长13.5nm的EUV曝光出这样的pitch不难吧？那5nm制程代表什么呢？其实自从芯片越做越小，当摩尔定律走到极限时，传统的从source到drain的距离已经不能描述几nm制程了。真要追究的话，可以用“从source到drain的有效距离”来描述。在Gate里(原来是填Dummy Poly的，后续工艺掏空后填HKMG)的HKMG是呈U字型的，U字型底部SiO2/HK/MG的长度大概就是5nm。然后一根Tungsten作为导线插入U字型与外面相连。
整个transistor没有行业外人士所想象的只有5nm那么小吧？按照这种定义模式，1nm也是有希望的。
我在网上找到一张图，是N14/16或者以下的工艺了，Step4中架在Fin上面红色的就是Dummy Poly(amorphous silicon经过anneal)，Poly顶部还有SiN/SiO2等HM。Step5 Dummy Poly两侧绿色的Spacer就是电介质材料，然后在Fin区域挖出一个平台，长紫色的Epi(Source和Drain，PMOS长的是SiGe，NMOS长的是SiP)。Step6里把Dummy Poly掏掉填上了HKMG及导线Tungsten，顶上再加盖SiN做HM。

感恩由您 · 发表于 2025-2-27 09:18

我以前在我朋友圈发过一段话:

“能不能做到5纳米，这是工程师问题。
再下面差不多就属于物理学家的地盘了。”

工程做到了极限，就要依赖天才物理学家发现新事物来打破。感觉物理领域好久没有那种爆炸性的、石破天惊的进步了。（也有可能是我太菜不知道而已...）
当然要是有特别神奇的材料出现，那也可以。（我说的是能量产那种，别来和我杠，举例那种用了100万制出来1g还经常不能重复出来的那种，我是这个天坑专业出来的，我还不清楚里面的水深...）
<hr/>吃完饭了，再随便写两句，反正也是发散思维。
先和大家说一下，x nm其实这个意义都已经模糊化了，我是答不上，这个x nm的物理尺寸意义是什么，即“芯片中哪里是x nm”。我个人认为这就是一个牌子，一个东亚双巨头吹牛皮/打嘴炮的优良素材。
其实这个问题“等芯片一直突破1nm之后，之后的出路在哪，会往更小发展吗？”，我先揣测一下答主的想法，应该是想问“芯片一直往更微观方向去发展，到了1nm以后怎么办？”
其实前半句就是摩尔定律的一种（不太精确）描述。如何突破摩尔定律，其实知乎有很多精彩的答案的。（题外话：摩尔定律怎么说呢...其实，好几年前就失效了，工程师爆肝几十年最终还是没跟上摩尔老爷子的嘴皮子）
CPU 的摩尔定律是不是因为 10 纳米的限制已经失效了？10 纳米之后怎么办？
如果芯片工艺发展不能满足摩尔定律，是否会引发 IT 界的一场创新？
台积电2030会突破摩尔定律的极限，拥有＜1nm的制程工艺吗？

我这个临时课代表给大家画一下重点：

“More Moore”沿着摩尔定律的道路继续往前推进。
“More than Moore”做的是发展在之前摩尔定律演进过程中所未开发的部分
“Beyond CMOS”做的是发明在硅基CMOS遇到物理极限时所能倚重的新型器件。

——答主问的做到极限，就是指第一路到极限了
大家在评论区里的，几乎都能在这三类里面找到：
https://www.zhihu.com/question/26446061/answer/43725522

其实大家也不要操心，我个人觉得，前面路很难，对后出发的我们来说其实算是好事。
我之前有个回答里面有一段：

2.1 摩尔定律真的很难维持了
半导体制造主要受限四个方面：物理极限、功耗极限、工艺极限、经济极限。以前总是在嗷嗷叫“摩尔定律不行了”，还只是在工艺上吃紧，后来都是被Immersion光刻机、MetalGate、FinFET这些工艺的提高解决的。但是3nm或者2nm以下真的不是工程师的问题了，是物理学的约束了。功耗也是到了很边缘的地步了。太细节我也说不上，是真的搞不下去了。所以大陆企业距离台积电应该是2代代差，5-6年左右。前面的步伐放缓，后面的确要容易追一些。

同花顺 · 发表于 2025-2-27 09:18

当硅基芯片突破1nm之后，量子隧穿效应将使得“电子失控”，芯片失效（确切的说，5nm甚至7nm以下，就已经存在量子隧穿效应）。这种情况下，替换芯片的硅基底，也许是芯片进一步发展的可行出路之一。
早在2016年，《科学》杂志就报到了劳伦斯伯克利国家实验室(Lawrence Berkeley National Laboratory)的研究成果：世界上最小的晶体管——1纳米栅极长度的二硫化钼（MoS2）晶体管。
进一步缩小晶体管尺寸是提高计算机算力和打破技术瓶颈的重要突破口。晶体管越小，芯片上的容量就越大，处理器的速度就越快，计算机效率也就越高。多年来，计算机行业一直受摩尔定律的支配。摩尔定律指出，半导体电路中的晶体管数量每两年就会翻一番。但展望未来，摩尔定律开始遇到麻烦。所谓的麻烦，我指的是物理定律。你看，虽然用硅制造7nm节点在技术上是可行的，但在那之后就遇到了问题，小于7nm的硅晶体管在物理上紧密相连，电子会经历量子隧穿效应。因此，电子可以连续地从一个门流向下一个门，而不是停留在预期的逻辑门内，这在本质上使得晶体管不可能处于关闭状态。
那么，如何拯救“失控的电子”呢？

工业界一直在压榨硅基底的每一点产能。通过将材料从硅换成二硫化钼（MoS2），我们就可以制造出一个只有1纳米长的栅晶体管，并像控制开关一样控制它

众所周知，晶体管由三个端子组成：源极，漏极和栅极。电流从源极流向漏极，并由栅极控制，栅极根据施加的电压而进行导通或关断电流。
硅和二硫化钼（MoS2）都具有晶格结构，但是通过硅的电子有效质量比二硫化钼（MoS2）小。当栅极长度为5纳米或更长时，硅晶体管可以正常工作。但当栅极长度小于这个长度时，一种叫做量子隧穿的量子力学现象开始出现，栅势垒就不再能够阻止电子从源极流入漏极。这意味着我们不能关闭晶体管，即电子失去了控制。
而通过二硫化钼（MoS2）的电子有更高的有效质量，他们的流动可以通过更小的门长度来控制。二硫化钼（MoS2）也可以缩小到原子般的薄片，大约0.65纳米厚，且具有较低的介电常数（反映了材料在电场中存储能量的能力），这些特性，使得当二硫化钼（MoS2）栅极长度减少到1纳米时，也可以对晶体管内部电流流动进行有序的控制。
虽然劳伦斯伯克利国家实验室对此方案的可行性进行了实验验证，但不得不强调的是，这里的研究仍处于非常早期的阶段。一个14nm的芯片上有超过10亿个晶体管，而伯克利实验室团队还没有开发出一种可行的方法来批量生产新的1nm晶体管，甚至还没有开发出使用这种晶体管的芯片。但是哪怕仅仅作为概念的证明，这里的结果仍然是非常重要且令人鼓舞的的，期待后续新材料的发现可以继续允许更小的晶体管尺寸，并随之提高未来计算机的功率和效率。
参考文献：
【1】https://www.theverge.com/circuitbreaker/2016/10/6/13187820/one-nanometer-transistor-berkeley-lab-moores-law
【2】https://newscenter.lbl.gov/2016/10/06/smallest-transistor-1-nm-gate/
【3】https://science.sciencemag.org/content/354/6308/99/tab-figures-data

继续前进 · 发表于 2025-2-27 09:19

硅原子的直径好像是
0.117nm多？
一纳米也就是10个小原子排排坐？？？
如何看待台积电 2nm 制程研发取得突破，将切入 GAA 技术？

捞一捞自己之前的做梦回答

直接问之后的出路了，，，
个人感觉是高级封装技术吧
呐呐呐，想必你是知道摩尔定律的吧
那你可读过戈登摩尔的原文，就三页，不多
https://newsroom.intel.com/wp-content/uploads/sites/11/2018/05/moores-law-electronics.pdf来恰
Moore, Gordon E.,Cramming more components onto integrated circuits,Electronics, Vol 32, No. 8, April 19, 1965.

先说说其他方向首先是More Moore