多芯片的键合问题

微流控芯片

在最先进节点上开发芯片的成本和复杂性不断上升，迫使许多芯片制造商开始将芯片拆分成多个部分，而不是所有的部分都需要先进节点。挑战在于如何将这些支离破碎的碎片重新组合在一起。当一个复杂的系统被整体集成在一块硅片上时，最终的产品是组件设备的预算限制之间的妥协。例如，3D NAND需要高温多晶硅，但所需的温度会降低CMOS逻辑的性能。将内存和逻辑拆分为单独的晶圆，允许制造商独立地优化每一项技术。随着传感器、收发器和其他非cmos元件的加入，异构集成变得更加有吸引力。

问题是如何把所有的部分连接起来。整体集成依赖于完善的后端流水线(BEOL)金属化流程。当组件分开包装时，制造商就会采用球栅阵列和类似的设计。但当两个或更多的模具组装成一个包时，用于连接它们的工艺位于两者之间的一个模糊的中间地带。

许多系统封装设计依赖于焊接连接。拾取和定位工具将预接触的单点模放置在中间片上或直接放置在目标晶圆上。回流焊炉在单个高通量步骤中完成焊接键合。较软的焊锡材料也作为一个兼容层，否则可能降低粘结质量。

不幸的是，基于焊料的技术不能扩展到图像传感器、高带宽内存和类似应用所需的高密度连接。焊接过程使焊料凸点变平并挤压，因此最终焊接的占地面积略大于凸点间距。当间距降低时，就没有足够的空间来进行坚固的连接。在2019年国际晶圆级封装会议上展示的工作中，Xperi的高桂莲和同事估计，基于焊料的集成的最小可行间距约为40微米。

铜锡焊点的机械性能较差，进一步限制了焊点的性能，导至了裂纹、疲劳失效和电迁移。该行业正在寻找一种可替代的固态键合技术，以促进进一步的间距缩放，但没有多少工艺能与焊接键合的高速、低成本和灵活性相匹配。

例如，无论选择何种键合方案，都必须能够适应键合垫和中间物的高度变化。处理温度也必须足够低，以保护设备堆栈的所有组件。当封装方案涉及多层夹层和附加芯片时，底层面临特别具有挑战性的热要求。每层以上的基础可能需要一个单独的粘接步骤。

也有人提出一种替代方法，铜-铜直接键合，这种方法的优势是非常简单。在没有夹层的情况下，温度和压力将顶部和底部垫片融合成一块金属，实现了最强的连接。这就是热压键合的原理。一个模具上的铜柱与第二个模具上的垫片相匹配。热和压力驱动界面的扩散形成永久的键。300℃的典型温度软化了铜，使两个表面彼此一致。然而，热压粘合需要15到60分钟，并且需要控制气氛以防止铜氧化。

清理表面后粘在一起

另一种与之密切相关的技术是混合键合，它试图通过将金属埋入电介质层来防止氧化。在一种让人联想起晶圆互连金属化的大马士革工艺中，电镀铜填充在电介质上的孔中。CMP去除多余的铜，留下相对于电介质凹陷的键合垫。将两个介质表面接触会产生一个临时的键合。

在2019年IEEE电子元器件和技术会议上，乐提的研究人员演示了使用水滴来促进对齐。Xperi集团解释说，这种键的强度足以让制造商组装一个完整的多芯片堆栈。

电介质键封装铜，防止氧化，并允许键合设备处于常温环境下。为了形成永久的结合，制造商利用铜较大的热膨胀系数进行退火处理。受介电的限制，铜被迫在其自由表面膨胀，弥合两个模具之间的间隙。铜的扩散会形成永久性的冶金键。在一个复杂的堆栈中，一个单一的退火步骤可以一次连接所有的组成芯片。在没有天然氧化物或其他阻挡物的情况下，相对较低的退火温度就足够了。

结合垫的高度由CMP确定，这是一个成熟的、控制良好的过程。由于所有这些原因，晶圆对晶圆混合键合技术已经在图像传感器等应用领域应用了好几年。晶圆与晶圆之间的键合应用需要晶圆之间的衬垫对齐，并依赖于高的器件产率来最小化损耗。两块晶圆上有缺陷的模具不太可能对齐，因此一块晶圆上的缺陷可能导至匹配晶圆上相应的好芯片的丢失。

模对晶圆和模对中间层的混合键合有可能打开更大的应用空间，允许在单个封装中实现复杂的异构系统。然而，这些应用程序还需要更复杂的流程流。虽然晶片对晶片和模对晶片(或中间层)工艺对CMP步骤和键合本身提出了类似的要求，但处理CMP后的单晶片更具挑战性。生产线必须能够控制由固有的杂乱的接合步骤产生的粒子，避免空洞和其他结合缺陷。

免责声明：文章来源汶颢www.whchip.com  以传播知识、有益学习和研究为宗旨。 转载仅供参考学习及传递有用信息，版权归原作者所有，如侵犯权益，请联系删除。